Кількість планок у комплекті
Кількість окремих планок, що входять в комплект оперативної пам'яті. Одна планка займає один слот на материнській платі, тому для установки всього комплекту кількість вільних слотів має дорівнювати кількості планок або більше його.
Якщо планок в комплекті парне число, для них може бути передбачений режим парної роботи. Такий режим значно збільшує швидкість, проте підтримується далеко не всіма моделями материнських плат, тому в кожному конкретному випадку цей момент варто уточнювати окремо.
Зараз на ринку представлені планки? поставляються в такій кількості:
однією планкою,
комплект з 2 шт,
комплект з 4 шт,
комплект з 8 шт.
CAS-латентність
Під цим терміном розуміють час (точніше, кількість циклів роботи пам'яті), який проходить від запиту процесора на читання даних до надання доступу до першої з комірок, що містять вибрані дані. CAS-латентність є одним з таймінгів (докладніше про них див п. «Схема таймінгів пам'яті», там цей параметр позначений як CL) — а значить, вона впливає на швидкодію: чим нижче CAS, тим швидше працює даний модуль пам'яті. Правда, це справедливо лише для однієї і тієї ж тактової частоти (докладніше див. там же).
Зараз на ринку представлені модулі пам'яті з такими значеннями CAS-латентності:
9,
10,
11,
12,
13,
14,
15,
16,
17,
18,
19,
20,
21,
22,
24,
30,
32,
36,
38,
40,
42,
46.
Схема таймінгів пам'яті
Таймінг — термін, що позначає час, необхідний для виконання якої-небудь операції. Для розуміння схеми таймінгів потрібно знати, що структурно оперативна пам'ять складається з банків (від 2 до 8 на модуль), кожен з яких, зі свого боку, має рядки і стовпці, подібно таблиці; при зверненні до пам'яті спочатку вибирається банк, потім рядок, потім стовпець. Схема таймінгів показує час, за який виконуються чотири основні операції під час роботи оперативної пам'яті, і зазвичай записується чотирма цифрами у форматі CL-Trcd-Trp-Tras, де
CL — мінімальна затримка між отриманням команди на читання даних і початком їх передачі;
Trcd — мінімальний час між вибором рядка і вибором стовпця в ній;
Trp — мінімальний час для закриття рядка, тобто затримка між подачею сигналу і фактичним закриттям. За один раз може бути відкрита тільки одна рядок банку; перш ніж відкрити наступний рядок, необхідно закрити попередню.
Tras — мінімальний час активності рядка, іншими словами — найменший час, через яке рядку можна подати команду на закриття після її відкриття.
Час в схемі таймінгів вимірюється в тактах, тому реальна швидкодія пам'яті залежить не тільки від схеми таймінгів, але і від тактової частоти. Наприклад, пам'ять зі схемою 8-8-8-24 і тактовою частотою 1600 МГц буде працювати з такою ж швидкістю, що і пам'ять зі схемою 4-4-4-12 і частотою 800 МГц — і в тому, і в тому випадку схема таймінгів, якщо її виразити в наносекундах,...буде становити 5-5-5-15.
